博客
关于我
强烈建议你试试无所不能的chatGPT,快点击我
sky1301测试总结 just before chip comes back
阅读量:5226 次
发布时间:2019-06-14

本文共 1361 字,大约阅读时间需要 4 分钟。

周一流的芯片就要回来了,基本的测试工作也做了好多,大概总结一下吧,也算是个留念

 

首先,出现问题了最先考虑的一定是板级的外围电路是否正常工作了

0. 连接线, 这个东西绝对是最基本的问题,但是往往一些同学会被这玩意坑的很深,不多说,一定要全部测量,不能省下任何一个连接线不去测量。

1. 测量仪器,这个东西出了问题真的是要命的,比如用示波器测量的时候就一定要关注探头是否是好的,是否接错了通道,是否幅值调整的有问题,是否触发源设置的有问题,是否因信号过快结果没法采样到待观测信号。而万用表如果只是测量通断的时候还好说,用来测量真正的电压的时候也不要以为万用表就不会坏,有可能没有坏,但是可能出现测量值不准确的情况,对就是测量值总会差个几百毫伏的时候,我们就遇到过。

2. 硬件, 这个东西就首先有外围电路入手,首先如果仿真可以通过,但是FPGA验证的时候出现问题,那么先关注,FPGA和仿真的时候外围的输入有没有不同的地方,往往是在仿真的时候给了高电平,结果在FPGA上面没有接上拉,结果导致悲剧。另外输入给的信号没问题了,也要考虑到有可能是信号没能正确的输入到FPGA的硬件电路里面,这个时候最好的方法(其实就是验证pin脚),就是直接使用拉进拉出的方式进行测量,第一先看reset和clock这种信号是否有问题,信号的毛刺也是一个问题,但是这不是第一步应该考虑的问题,接下来的时候如果问题还存在的话就可以关注一下信号线有没有混搭的情况,别忽视这种问题,常常有同学就会栽在这里。

3. RTL, 硬件调试真的没问题,如果现象不好判断这时候再看rtl的代码分析一下问题吧,先说最低级的问题就是有时候在rtl里面有的input output声明反了,这下你完蛋了,综合和布线工具的warning如果你没有仔细看的话估计一辈子自己也找不到问题的所在。实在找不到,好,再看看是不是FPGA的对应bit文件搞错了。没问题,那就可以开始可以分析硬件代码逻辑了,当然是结合前面的测试信号,先分析逻辑结合仿真,再把一些关键的信号拉到板子上看,不推荐使用chipscope这类软件逻辑分析仪,拉到板子外面最直观,而且在布线工具上面加上chipscope往往会花上更长的时间,不一定值得。

4. 软件(如果有的话), 这里的软件问题不一而论, 我就说说遇到的,比如再430调试的过程中,本来是用到了一组SPI结果开的pin设置错误了,导致测量的SPI引脚上面没有了信号,还得从头找,很麻烦的。还有后来软件里面用了一个timer来计时,结果在一个timer计时的时候,调用了一个函数这个函数里面又再次有将这个timer开关的逻辑,那么这个嵌套的逻辑就2b了,后来好不容易才发现了这个问题,换用了另外一个timer,问题成功解决。

其他基本都是软件逻辑的方面了不一而足,就是认真分析逻辑的问题了,还有因为是在FPGA平台上面进行调试,与软件的接口就那么几个,那么就多用串口把关心的变量打印出来,多获得信息才能更好的把握问题的所在。

得,就这么啰嗦了许多,全当是对自己调试过程天天泡在那里消耗时间的一点纪念~

转载于:https://www.cnblogs.com/poiu-elab/archive/2012/04/21/2462474.html

你可能感兴趣的文章
jquery学习--选择器
查看>>
简析TCP的三次握手与四次断开
查看>>
R语言 多元线性回归分析
查看>>
Linux操作系统-命令-aptitude install unzip
查看>>
数字的可视化:python画图之散点图sactter函数详解
查看>>
R语言For循环
查看>>
requests---自动写博客
查看>>
codility上的练习(5)
查看>>
Java开发工程师(Web方向) - 03.数据库开发 - 第4章.事务
查看>>
spring boot约定优于配置的这种做法在如今越来越流行了
查看>>
搭建 LNMP 环境
查看>>
【剑指offer】九,链表中倒数第k个结点
查看>>
最大流——poj1459
查看>>
第七次java作业
查看>>
启用sqlserver2005快照隔离
查看>>
回文串---Palindrome
查看>>
三角形问题
查看>>
Centos7.x Docker桥接网络
查看>>
RedisLive监控工具 windows部署笔记
查看>>
[Codeforces 316E3]Summer Homework(线段树+斐波那契数列)
查看>>